10000元以上
* 專業(yè)要求:
* 職位描述:
工作職責(zé):
1. 根據(jù)規(guī)格書,撰寫模塊或者子系統(tǒng)的設(shè)計方案及文檔;
2. 完成模塊的RTL編碼和IP集成設(shè)計,對模塊做綜合、時序優(yōu)化;
3. 根據(jù)后端反饋改進模塊設(shè)計和代碼;
4. 支持負(fù)責(zé)模塊的驗證和硬件調(diào)試。
任職要求:
1. 熟悉Verilog、Systemverilog、C語言等;
2. 熟悉VCS、VERDI、DVE等EDA仿真及調(diào)試工具;
3. 理工科專業(yè)畢業(yè),有較強的解決問題的邏輯思路和方法論;
4. 具備快速學(xué)習(xí)能力和較強的溝通交流能力,能夠熟練閱讀英文專業(yè)文檔;
5. 具備較強的抗壓能力;
6. 有相關(guān)項目經(jīng)驗或?qū)嵙?xí)經(jīng)驗者優(yōu)先。